Stap-voor-stap geïntegreerde schakeling productieproces

Begrijpen hoe IC's worden geproduceerd is belangrijk omdat chipproductie de snelheid, energie-efficiëntie, kosten en betrouwbaarheid van elektronische producten beïnvloedt. Kleinere procesnodes kunnen de prestaties verbeteren, maar ze maken de productie ook moeilijker vanwege lekstromen, warmtedichtheid, overlay-fouten en nanoschaaldefecten. Dit artikel zal bespreken hoe geïntegreerde schakelingen stap voor stap worden gemaakt, waarom elk proces belangrijk is en hoe moderne halfgeleidertechnologieën de geavanceerde elektronische apparaten van vandaag ondersteunen.

Catalogus

Front-End vs Back-End Halfgeleiderproductie

Front-End-of-Line (FEOL) en Back-End-of-Line (BEOL) zijn de twee belangrijkste fasen van halfgeleiderproductie. FEOL richt zich op het creëren van de actieve apparaten op de silicium wafer, vooral de transistors die schakelen en signaalverwerking uitvoeren. Deze fase omvat wafer voorbereiding, oxideren, fotolithografie, etsen, ionimplantatie en transistorfabricage. Omdat FEOL de transistors zelf bouwt, beïnvloedt het rechtstreeks de chipprestaties, het energieverbruik, de schakelsnelheid en de transistor dichtheid.

BEOL richt zich op het verbinden van die transistors in functionele circuits. Tijdens deze fase worden meerdere interconnectie lagen gebouwd om signalen te routeren en energie over de chip te verspreiden. Hoewel BEOL de transistors niet creëert, speelt het een belangrijke rol in signaalintegriteit, energievoorziening, warmtemanagement en algehele apparaatreliability.

Nadat BEOL is voltooid, gaat de wafer verder naar testen, verpakken en finale assemblage. Deze laatste fasen verifiëren de functionaliteit van de chip, beschermen de halfgeleider die, en bereiden het apparaat voor op installatie in elektronische producten.

Stap-voor-stap IC productieproces

Wafer Productie

Wafer productie is het startpunt van halfgeleiderfabricage. De wafer fungeert als het basisplatform waar duizenden geïntegreerde schakelingen tegelijkertijd worden geproduceerd.

Kristalgroei

Kristalgroei is de eerste belangrijke stap in het omzetten van gezuiverd silicium in een bruikbare halfgeleider wafer. Zoals in de afbeelding te zien is, wordt extreem puur polysilicium binnen een kwarts smeltkroes gesmolten met behulp van een hoogtemperatuur weerstandsverwarming. Een klein zaadkristal wordt vervolgens in de siliciumsmelt neergelaten en langzaam omhooggetrokken terwijl het roteert. Dit gecontroleerde trekproces vormt een enkel, continu kristalstructuur dat monokristallijn silicium wordt genoemd.

Deze methode wordt het Czochralski (CZ) proces genoemd en wordt veel gebruikt in de productie van halfgeleider wafers omdat het grote, hoogwaardige siliciumstaven kan produceren. Tijdens de kristalgroei kunnen zorgvuldig gecontroleerde dopanten zoals boor, fosfor, arseen of antimoon worden toegevoegd om de elektrische eigenschappen van het silicium aan te passen. Dit is belangrijk omdat de wafer de juiste weerstandswaarde moet hebben voordat de transistorfabricage begint.

Het eindresultaat is een grote cilindrische siliciumstaaf die later in dunne wafers kan worden gesneden. Moderne halfgeleiderfabrieken gebruiken vaak 200 mm en 300 mm wafers, terwijl 450 mm wafer technologie beperkt blijft vanwege kosten en productie-uitdagingen. Voor sommige krachtige halfgeleider apparaten kan ook Float-Zone (FZ) silicium worden gebruikt omdat het zeer lage verontreinigingsniveaus en uitstekende elektrische kwaliteit biedt.

Wafer Snijden en Oppervlakte Voorbereiding

Na kristalgroei wordt de cilindrische siliciumstaaf in dunne ronde wafers gesneden met behulp van precisiedraadzaagmachines. Zoals te zien is op de afbeelding, komen deze wafers in verschillende diameters en moeten ze een zeer glad, schoon en uniform oppervlak hebben voordat ze de volgende stappen in de vervaardiging van halfgeleiders kunnen ingaan. De gemusterde wafer op de achtergrond toont ook hoe de voorbereide wafer later de basis wordt voor vele afzonderlijke IC-dies.

Na het snijden ondergaat elke wafer randslijpen, oppervlaktenschuren, chemische etsprocessen, polijsten, reinigen en defectinspectie. Randslijpen verwijdert scherpe randen die tijdens de hantering kunnen breken, terwijl oppervlakpolijsten de ultraflatte afwerking creëert die nodig is voor nauwkeurige fotolithografie. Chemisch reinigen en defectinspectie helpen om deeltjes, krassen en oppervlaktbeschadigingen te verwijderen die de opbrengst kunnen verminderen.

Deze voorbereidende fase is belangrijk omdat zelfs een klein oppervlaktedefect de transistorvorming in latere processen kan beïnvloeden. Een goed gesneden, gepolijste en geïnspecteerde wafer biedt de stabiele basis die nodig is voor oxidatie, afzetting, fotolithografie, etsen en andere geavanceerde stappen in de productie van IC's.

Afzettingsproces

Afzetting is het proces van het toevoegen van zeer dunne materiaallagen op het oppervlak van de wafer. Zoals te zien is op de afbeelding, kan afzetting plaatsvinden via verschillende methoden, afhankelijk van of het materiaal is gevormd door een chemische reactie of is overgebracht vanuit een vaste bron. Deze afgezette lagen kunnen later isolerende films, halfgeleiderlagen, barrièrelagen of metalen interconnectiematerialen worden die in de IC-structuur worden gebruikt.

Epitaxiale afzetting

Epitaxiale afzetting is een speciaal type afzetting dat wordt gebruikt om een hoogwaardige kristallijne siliciumlaag op het oppervlak van een siliciumwafer te groeien. In tegenstelling tot algemene filmcoating volgt de nieuwe laag de kristalstructuur van de wafer eronder. Dit verbetert de waferkwaliteit, vermindert de defectdichtheid en helpt om een betere elektrische isolatie en transistorprestaties te creëren. Hoewel de afbeelding voornamelijk CVD en PVD vergelijkt, is epitaxiale groei vaak gerelateerd aan CVD-gebaseerde processen omdat gasfase-materialen kunnen worden gebruikt om gecontroleerde siliciumlagen op het oppervlak van de wafer te laten groeien.

Chemische dampafzetting (CVD)

Chemische dampafzetting, of CVD, gebruikt gasfase-materialen om een dunne film op de wafer te vormen. In de afbeelding reageren de materialen B en C samen om materiaal A te creëren, dat vervolgens op het oppervlak van de wafer wordt afgezet. Dit is een goede manier om CVD te begrijpen: de afgezette laag wordt niet simpelweg op de wafer gespoten, maar gevormd door een chemische reactie nabij of op het oppervlak van de wafer.

CVD wordt veel gebruikt voor het afzetten van siliciumdioxide, siliciumcarbide, polysilicium en dielectrische materialen. Deze films zijn belangrijk voor isolatie, bescherming, transistorstructuren en latere patterning-stappen. In de geavanceerde halfgeleiderfabricage wordt Atomic Layer Deposition, of ALD, ook gebruikt wanneer extreem dunne en uniforme lagen vereist zijn, vooral in procesnodes onder de 10 nm.

Fysische dampafzetting (PVD)

Fysische dampafzetting, of PVD, werkt anders dan CVD. Zoals te zien is aan de rechterkant van de afbeelding, raakt een ionenstraal een vast bronmateriaal, waardoor deeltjes van het doelwit worden gescheiden door sputtering. Deze deeltjes reizen vervolgens naar de wafer en vormen een dunne film op het oppervlak.

PVD wordt vaak gebruikt voor metalen afzetting, waaronder aluminium, koper, barrièrelagen en zaadlagen. Oudere IC-processen gebruikten vaak aluminiuminterconnecties, terwijl veel moderne chips koper gebruiken omdat dit een lagere elektrische weerstand heeft en snellere signaaloverdracht ondersteunt. Bij zeer geavanceerde nodes worden ook materialen zoals kobalt en ruthenium bestudeerd omdat koper moeilijker efficiënt te gebruiken is bij uiterst kleine afmetingen.

Thermische oxidatie

Thermische oxidatie vormt een siliciumdioxide (SiO₂) laag direct op het oppervlak van de siliciumwafer. Deze oxide laag wordt veel gebruikt voor isolatie, transistorpoortstructuren, oppervlaktebescherming en apparaatisolatie. Zoals te zien is op de afbeelding, produceert droge oxidatie hoogwaardige oxide met uitstekende diktecontrole, waardoor het geschikt is voor dunne poortdielectrische toepassingen. Nat oxidatie groeit oxide veel sneller en wordt vaak gebruikt wanneer dikkere oxidanlagen vereist zijn.

De dikte van de oxide heeft directe invloed op de transistorprestaties, lekstroom, energieverbruik en betrouwbaarheid op lange termijn. Als de oxide te dun wordt, kan de lekstroom en quantumtunneling-effecten aanzienlijk toenemen. Om deze uitdagingen aan te pakken, gebruiken geavanceerde halfgeleidernodes vaak high-k dielectrische materialen zoals hafniumoxide (HfO₂), die sterke poortcontrole bieden terwijl ze de lekstroom in nanoschaaltransistors verminderen.

Fotolithografie

Fotolithografie brengt microscopische schakelpictogrammen over op het oppervlak van de wafer. Het wordt algemeen beschouwd als de meest kritische stap in de halfgeleiderfabricage omdat het de transistor grootte en chipdichtheid bepaalt.

Het proces begint met het coaten van de wafer met fotogevoelige stof. Ultraviolet licht passeert door een fotomasque die het schakelschema bevat, waarbij geselecteerde gebieden van de fotogevoelige stof worden belicht. Na ontwikkeling leidt het overgebleven patroon naar latere etsen en implantatiestappen.

Moderne halfgeleiderfabricage gebruikt Extreme Ultraviolet (EUV) lithografie voor geavanceerde knooppunten zoals 7 nm, 5 nm, 3 nm en verder.

Multi-patronen wordt ook gebruikt om kenmerken te creëren die kleiner of dichter zijn dan een enkele lithografie-expositie gemakkelijk kan produceren. Veel voorkomende methoden zijn dubbele patroonvorming, Zelf-Aangepaste Dubbele Patroonvorming (SADP) en Zelf-Aangepaste Vijfvoudige Patroonvorming (SAQP). Deze technieken splitsen of vermenigvuldigen patronen over verschillende processtappen, waardoor patroon dichtheid en nauwkeurigheid verbeteren. Zelfs met EUV lithografie blijft multi-patronen belangrijk voor geavanceerde halfgeleiderfabricage.

Waarom Kleinere Knooppunten Moeilijker Zijn

Naarmate halfgeleiderknopen krimpen, wordt de fabricage aanzienlijk moeilijker door:

• Kwantumtunneling

• Overlap-nauwkeurigheidsbeperkingen

• Randruwheid van lijnen

• Stochastische defecten

• Verhoogde lekstroom

• Hogere hitte-dichtheid

Kleinere transistors verbeteren de prestaties en energie-efficiëntie, maar ze vereisen ook veel nauwkeurigere lithografiesystemen en striktere procescontrole.

High-NA EUV-systemen worden nu geïmplementeerd om toekomstige 2 nm en 1 nm halfgeleiderfabricage te ondersteunen. Deze systemen kunnen honderden miljoenen dollars per stuk kosten.

Etste Proces

Etsten is het proces dat het fotolithografiepunt overbrengt op de werkelijke wafermaterialen. Nadat het fotogevoelige patroon is gevormd, verwijdert etsten de belichte delen van dunne films, zoals siliciumdioxide, silicumnitraat, polysilicium of metallaagjes. Deze stap laat het schakelpictogram deel uitmaken van de waferstructuur in plaats van alleen op de fotogevoelige laag te blijven.

Moderne halfgeleiderfabricage maakt voornamelijk gebruik van plasma-gebaseerd droog etsen omdat dit betere controle biedt voor zeer kleine kenmerken. In tegenstelling tot natte chemische etsen kan droog etsen materialen meer richtinggevend verwijderen, wat helpt scherpere patronen en meer verticale zijwanden te creëren. Deze precisie is belangrijk in geavanceerde IC's, waar zelfs een kleine patroonfout de prestaties van de transistor, lekstroom of productieopbrengst kan beïnvloeden.

Veelvoorkomende geavanceerde etsmethoden zijn Reactieve Ion Etching (RIE), Inductief Gekoppeld Plasma (ICP) etsen en Atomische Laag Etching (ALE). RIE combineert chemische reacties met ionenbombardement om materiaal nauwkeurig te verwijderen, terwijl ICP-etsen hoge plasmadichtheid biedt voor snellere en meer gecontroleerde materiaalverwijdering. ALE verwijdert materiaal laag voor laag met zeer hoge precisie, waardoor het nuttig is voor geavanceerde FinFET- en Gate-All-Around transistorstructuren waar nanoschaal-nauwkeurigheid vereist is.

Ion Implantatie

Ionimplantatie is het proces van het toevoegen van gecontroleerde dopanten in geselecteerde gebieden van de siliciumwafer om P-type en N-type regio's te creëren. Dopanten zoals boor, fosfor en arseen worden met grote precisie in de wafer geïmplanteerd zodat de transistor de stroom goed kan regelen. Deze stap beïnvloedt de transistor snelheid, drempelspanning, lekstroom, energie-efficiëntie en de lange termijn betrouwbaarheid, zodat zelfs kleine fouten in dopantenplaatsing of dosis de chipopbrengst en prestaties kunnen verminderen.

Poortvorming en Transistorfabricage

Poortvorming en transistorfabricage creëren de actieve apparaten die schakelhandelingen uitvoeren binnen een geïntegreerde schakeling. Na fotolithografie, etsen en ionimplantatie worden het poortdielectrum en de poortelektrode gevormd om de stroom tussen de bron- en afvoerregio's te regelen. De poortstructuur wordt vervolgens gepatroniseerd, gevolgd door de vorming van bron- en afvoerregio's door aanvullende implantatieprocessen.

Naarmate de afmetingen van transistors blijven krimpen, gebruiken halfgeleiderfabrikanten geavanceerde structuren zoals FinFET en Gate-All-Around (GAA) transistors om poortcontrole te verbeteren, lekstroom te verminderen en prestaties te verhogen. Na fabricage zijn er miljarden transistors op de wafer, maar ze moeten nog steeds worden verbonden via meerdere metalen interconnectlagen om complete elektronische circuits te creëren.

Thermische Verwerking (Annealing)

Thermische verwerking, vooral annealing, wordt meestal uitgevoerd na ionimplantatie om de geïmplanteerde vervuilers te activeren. Tijdens de implantatie worden vervuiler-atomen in geselecteerde regio's van de wafer geplaatst, maar ze zitten mogelijk niet direct op de juiste kristalposities. Annealing gebruikt gecontroleerde warmte om deze vervuilers naar actieve plaatsen in het siliciumrooster te verplaatsen, zodat ze het elektrische gedrag van de transistorregio's op de juiste manier kunnen veranderen.

Rapid Thermal Processing (RTP) en Rapid Thermal Annealing (RTA) worden veel gebruikt omdat ze de wafer gedurende korte tijd op hoge temperatuur verwarmen. Dit activeert vervuilers terwijl ongewenste diffusie van vervuilers wordt beperkt, wat belangrijk is voor het behoud van kleine en nauwkeurige transistorkenmerken. Thermische verwerking kan ook kristalschade gerelateerd aan implantatie herstellen, de filmkwaliteit verbeteren, stressengineering ondersteunen en de materiaalsstabieliteit verhogen vóór de volgende stappen in de transistorfabricage.

Chemische Mechanische Polijsten (CMP)

Chemische Mechanische Polijsten, of CMP, wordt gebruikt om het waferoppervlak te egaliseren na depositie en patroonvorming. Dit is belangrijk omdat moderne IC's veel gestapelde lagen bevatten, en een ongelijkmatig oppervlak kan latere fotolithografiestappen onnauwkeurig maken. CMP gebruikt polijstkussens en chemische slurries om overtollig materiaal te verwijderen en een glad, vlak oppervlak te creëren voor het volgende proces.

CMP is vooral belangrijk voor koperinterconnects, dual-damascene structuren en multilayer routing. Het moet echter zorgvuldig worden gecontroleerd omdat het ook defecten kan veroorzaken, zoals dishing, erosie en oppervlaktekrassen. Als deze defecten niet goed worden beheerd, kunnen ze de chipopbrengst verminderen, de betrouwbaarheid beïnvloeden en problemen creëren in latere productie-stappen.

Metallisatie en Interconnect Vorming

Na de voltooiing van de transistorfabricage worden metalen interconnectstructuren gevormd om miljarden transistors elektrisch met elkaar te verbinden.

Moderne halfgeleiderchips gebruiken meerdere lagen van koper routing die zijn verbonden via microscopische vias.

Damascene Proces

Het damascene proces creëert greppels en vias in dielectrische materialen en vult deze vervolgens met koper. Overtollig koper wordt verwijderd met behulp van CMP.

Barrière Lagen

Barrière metalen voorkomen koper diffusie in omliggende halfgeleider materialen. Zonder deze lagen zou kopervervuiling transistorstructuren kunnen beschadigen.

RC Vertraging en Elektromigratie

Naarmate de interconnectdimensies krimpen, worden halfgeleiderfabrikanten geconfronteerd met belangrijke uitdagingen, waaronder:

• RC-signaalvertraging

• Elektromigratie

• Warmteontwikkeling

• Problemen met signaalintegriteit

Geavanceerde BEOL-routingtechnologieën zijn cruciaal voor het behouden van de prestaties van hoge-snelheidprocessoren.

Wafer Metrologie

Wafer metrologie meet kritieke dimensies en fysieke kenmerken tijdens de halfgeleiderfabricage om ervoor te zorgen dat elk proces voldoet aan het ontwerpspecificaties. Veelvoorkomende metingen zijn onder andere filmdikte, kritieke dimensie (CD), overlay-alignment en oppervlaktetopografie. Deze metingen helpen ingenieurs te verifiëren dat de afgelegde lagen, gepatroniseerde kenmerken en lithografie-alignment binnen extreem krappe toleranties blijven. Moderne metrologiesystemen kunnen kenmerken meten onder 10 nm terwijl ze de hoge doorvoer vereisen voor geavanceerde halfgeleiderproductie.

Wafer Inspectie

Wafer inspectie wordt gebruikt om defecten te identificeren die de opbrengst kunnen verminderen en de betrouwbaarheid van apparaten kunnen beïnvloeden. Inspectiesystemen zoeken naar deeltjes, krassen, vervuiling en patroondefecten die tijdens de fabricage kunnen optreden. Ongepatroneerde inspectie richt zich op blote wafers en niet-gepatroneerde oppervlakken, terwijl gepatroniseerde inspectie circuitkenmerken examineert na lithografie en etsen. Moderne inspectietools gebruiken optische en elektronenstraaltechnologieën om extreem kleine defecten te detecteren, waardoor fabrikanten problemen kunnen identificeren voordat ze een grote hoeveelheid chips beïnvloeden.

Wafer Proef Testing

Wafer proef testing test elektrisch elk die vóór verpakking.

Haartyndunne sondes raken de chippads om de functionaliteit van het circuit en de elektrische prestaties te verifiëren. Defecte dies worden vóór de verpakking geïdentificeerd om de productiekosten te verlagen.

AI-gebaseerde analyses worden steeds vaker gebruikt om systematische productieproblemen te identificeren en de algemene opbrengst te verbeteren.

Verpakking en Montage

Verpakking en montage beschermen de voltooide chip en verbinden deze met externe circuits. De verpakking beschermt de die tegen schade, vocht, vervuiling en hitte terwijl deze op een printplaat kan worden gemonteerd.

Traditionele verpakkingsmethoden zijn onder andere draadverbinding, lead frames, BGA, QFN en flip-chipverpakking. Deze worden nog steeds veel gebruikt in consumentenelektronica, industriële apparatuur, automobilesystemen en communicatietoestellen omdat ze betrouwbaar en kosteneffectief zijn.

Geavanceerde verpakkingen zijn nu belangrijk voor AI-processors, GPU's en high-performance computing apparaten. Chiplet-technologie combineert verschillende kleinere chips in één verpakking om de opbrengst te verbeteren en verschillende technologieën samen te laten werken. 2.5D-verpakking plaatst meerdere chips op een silicium-interposer voor snellere communicatie. 3D-verpakking stapelt chips verticaal met behulp van Through-Silicon Vias, of TSV's, om de verbindingsdichtheid te verhogen en de verpakkingsgrootte te verminderen. Hybride bonding verbindt direct koper- en dielektrische lagen, waardoor zeer fijne verbindingen mogelijk zijn voor snellere en efficiëntere chips.

Conclusie

Inzicht in het fabricageproces van geïntegreerde schakelingen biedt waardevol inzicht in hoe moderne processors, geheugens, sensoren en communicatiechips worden gemaakt. Van een eenvoudige siliciumschijf tot een afgewerkt halfgeleiderapparaat, elke fase speelt een belangrijke rol bij het mogelijk maken van de elektronische producten die de digitale wereld van vandaag aandrijven.

Veelgestelde vragen [FAQ]

1. Waarom wordt fotolithografie beschouwd als de belangrijkste stap in de halfgeleiderfabricage?

Fotolithografie bepaalt de grootte en afstand tussen transistorstructuren op de schijf. Kleinere en nauwkeurigere patronen zorgen voor een hogere transistor-dichtheid, snellere verwerkingssnelheid en betere energie-efficiëntie. Zelfs een kleine uitlijn- of blootstellingsfout kan de opbrengst verminderen of de chipprestaties beïnvloeden.

2. Waarom zijn geavanceerde halfgeleiderknopen zoals 3nm en 2nm moeilijker te fabriceren?

Kleinere knopen vereisen uiterst nauwkeurige procescontrole omdat transistorstructuren zo klein worden dat problemen zoals quantumtunneling, lekstroom, overlay-fouten en hitte-dichtheid moeilijker te beheersen zijn. Geavanceerde knopen zijn ook sterk afhankelijk van EUV-lithografie en dure fabricageapparatuur.

3. Hoe beïnvloedt thermische oxidatie de prestaties en betrouwbaarheid van MOSFET's?

Thermische oxidatie vormt de siliciumdioxide poortlaag die de schakelprocessen van de transistor reguleert. Als de oxidelagen te dik zijn, verminderen de transistorsnelheid, maar als het te dun wordt, kunnen lekstroom en poortdoorbranding optreden. Juiste oxidecontrole is cruciaal voor het in balans brengen van snelheid, energie-efficiëntie en betrouwbaarheid.

4. Waarom wordt koper veel gebruikt in moderne halfgeleiderverbindingen in plaats van aluminium?

Koper heeft een lagere elektrische weerstand dan aluminium, waardoor snellere signaaloverdracht en lagere energieverlies in geavanceerde chips mogelijk zijn. Maar koper vereist ook barrièrelagen en complexere fabricageprocessen omdat het in omliggende halfgeleider-materialen kan diffunderen.

5. Waarom gebruiken halfgeleiderfabrieken extreem schone omgevingen tijdens de productie?

Moderne transistorstructuren worden gemeten in nanometers, dus zelfs microscopische stofdeeltjes of verontreinigingen kunnen circuitpatronen beschadigen en de productieopbrengst verminderen. Schone kamers helpen bij het beheersen van deeltjes, vochtigheid, temperatuur en chemische verontreiniging gedurende het fabricageproces.

6. Hoe verbetert ionimplantatie de prestaties van transistors in geïntegreerde schakelingen?

Ionimplantatie introduceert gecontroleerde dopanten in de schijf om P-type en N-type gebieden te creëren. Dit proces beïnvloedt direct de schakel snelheid van de transistor, de drempelspanning, de lekstroom en de energie-efficiëntie, waardoor nauwkeurige dopantcontrole essentieel is voor betrouwbare IC-prestaties.

7. Waarom zijn geavanceerde AI-processors sterk afhankelijk van moderne verpakkings-technologieën?

AI-chips genereren enorme hoeveelheden data en warmte, dus geavanceerde verpakkings-technologieën zoals chiplets, 2.5D-verpakking, 3D-stapeling en hybride bonding helpen bij het verbeteren van bandbreedte, signaalsnelheid, energieafgifte en thermisch beheer.